“浮栅存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果9663048个，建议您升级VIP下载更多相关专利

[发明专利]半浮栅存储器单元及半浮栅存储器阵列-CN201410128888.7有效
发明人：刘伟;刘磊;王鹏飞 -专利权人：苏州东微半导体有限公司
申请日： 2014-04-01 - 公布日： 2018-08-03 - 主分类号： H01L27/11521 文献下载
摘要：本发明属于动态随机存储器技术领域，具体涉及一种半浮栅存储器单元及半浮栅存储器阵列。本发明的半浮栅存储器单元包括：一个源区、一个漏区、一个U形沟道区、一个设有缺口的浮栅、在所述缺口内设有控制栅、在所述浮栅与漏区之间设有隧穿晶体管。本发明还揭示了由多个本发明的半浮栅存储器单元组成半浮栅存储器阵列。在半浮栅存储器阵列中，对选中的其中一个半浮栅存储器单元写入数据时，施加在字线和位线上的电压对其它半浮栅存储器单元的存储状态影响较小，提高了半导体存储器芯片的存储性能。
半浮栅存储器单元阵列

[发明专利]基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法-CN202010401242.7有效
发明人：朱宝;陈琳;孙清清;张卫 -专利权人：复旦大学;上海集成电路制造创新中心有限公司
申请日： 2020-05-13 - 公布日： 2022-10-11 - 主分类号： H01L27/108 文献下载
摘要：本发明属于集成电路存储器技术领域，具体为基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法。本发明基于浮栅与控制栅连接通道的半浮栅存储器，在半导体衬底形成第一U型槽用于形成浮栅晶体管的沟道，在浮栅表面形成第二U型槽；控制栅、第二U型槽侧壁的第二栅介质以及浮栅构成纵向隧穿晶体管，而且控制栅与浮栅之间有连接通道该纵向隧穿晶体管对半浮栅存储器的浮栅进行写入和擦除操作，能够有效提高集成度。此外，在对浮栅充放电过程中，只需要对控制栅施加电压，可大大降低功耗。
基于控制连接通道半浮栅存储器及其制备方法

[发明专利]浮栅存储器及其制备方法-CN202210995755.4在审
发明人：左成杰;苏子佳 -专利权人：中国科学技术大学
申请日： 2022-08-17 - 公布日： 2022-11-11 - 主分类号： H01L29/788 文献下载
摘要：本公开一方面提供一种浮栅存储器及制备方法，浮栅存储器包括：栅层，栅层上依次叠设有绝缘层、浮栅层、阻挡层及沟道层，沟道层包括n型沟道层和p型沟道层，n型沟道层和p型沟道层构成p‑n结；其中，通过向栅层施加偏压，以控制沟道层和浮栅层共同实现存储电子和释放电子。该浮栅存储器通过施加不同个数的脉冲序列，能够选择性地对沟道层总的电阻进行改写，结合浮栅层实现浮栅存储器的多级存储功能。
存储器及其制备方法

[发明专利]一种分栅快闪存储器的版图、掩膜版及版图制作方法-CN201911025730.6有效
发明人：陈宏 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-10-25 - 公布日： 2022-05-31 - 主分类号： H01L27/11517 文献下载
摘要：本发明提供一种分栅快闪存储器的版图、掩膜版及版图制作方法，所述分栅快闪存储器的版图包括一浮栅版图层，所述浮栅版图层的浮栅图形区四周形成有冗余图形区，采用该版图制得掩膜版，从而形成分栅快闪存储器时，形成的分栅快闪存储器的浮栅结构的四围还围绕着没有功能的冗余结构，该冗余结构在后续对存储器的源线进行研磨时，起到负载作用，可在一定程度上保护浮栅结构的边缘不会被过度研磨，从而可以避免字线高度过低。即，本发明提供的分栅快闪存储器的版图、掩膜版及版图制作方法解决了分栅快闪存储器编程串扰失效的问题。
一种分栅快闪存版图掩膜版制作方法

[发明专利]一种浮栅存储器及其制备和控制方法-CN201610132485.9在审
发明人：陈琳;戴亚伟;郑亮;孙清清;张卫 -专利权人：复旦大学
申请日： 2016-03-09 - 公布日： 2016-07-06 - 主分类号： H01L27/115 文献下载
摘要：本发明属于存储器技术领域，具体为一种浮栅存储器及其制备方法和控制方法。本发明浮栅存储器包括：衬底，位于衬底上的二维材料层，位于二维材料层两侧的源极和漏极，位于二维材料层上的浮栅堆叠（包括隧穿氧化层和电荷俘获层），位于所述浮栅堆叠上的控制栅堆叠（包括栅氧化层和控制栅）。将所述控制栅和所述源极接地，对所述漏极施加编程电压，或者，将所述控制栅和所述漏极接地，对所述源极施加编程电压，浮栅存储器以忆阻器模式运行。本发明将浮栅存储器技术与二维材料相结合，制备出可运行在多模式下的二维浮栅存储器，实现器件的性能优化，并且通过调控栅压来控制沟道区载流子的浓度，实现器件多级阻态的精密控制。
一种存储器及其制备控制方法

[发明专利]一种半浮栅存储器结构及其制作方法-CN201410093029.9有效
发明人：康劲;卜伟海;王文博 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-03-13 - 公布日： 2018-09-25 - 主分类号： H01L27/11521 文献下载
摘要：本发明公开了一种半浮栅存储器结构及其制作方法，位于半导体衬底上的栅极介质层；位于所述栅极介质层中的浮栅接触区；位于所述栅极介质层上的半浮栅，所述半浮栅包括第一半浮栅和第二半浮栅；位于所述半浮栅表面以及侧面的隔离介质层；位于所述第二半浮栅上的控制栅极；位于所述控制栅极两侧的第一侧墙；位于未覆盖有所述控制栅极的所述隔离介质层两侧的第二侧墙；其中，所述第二半浮栅完全覆盖所述浮栅接触区，所述控制栅极包裹所述第二半浮栅。根据本发明制备的半浮栅存储器结构以及实现方法，将提高存储器的读写速度，半浮栅存储器的结构简单，而且有助于在MOSFET晶体管中实现半浮栅存储器的功能。
一种半浮栅存储器结构及其制作方法

[发明专利]改良非易失性存储器的数据保留与读取性能的方法与装置-CN201510298741.7在审
发明人：李亚睿;陈冠复 -专利权人：旺宏电子股份有限公司
申请日： 2015-06-03 - 公布日： 2016-12-07 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种改良非易失性存储器的数据保留与读取性能的方法与装置。在一实施例中，提供一种控制一非易失性存储器的方法，该非易失性存储器包括一存储器单元阵列，该存储器单元阵列中的各存储器单元包括一可编程浮接栅。该方法包括编程该非易失性存储器的一第一存储器单元的一浮接栅；以及通过造成影响该第一存储器单元的该浮接栅的一耦合效应，偏移该非易失性存储器的该第一存储器单元的该浮接栅的一电压。该方法可包括编程一或多个相邻存储器单元，该耦合效应包括在该第一存储器单元与该一或多个相邻存储器单元间的一浮接栅耦合效应。
改良非易失性存储器数据保留读取性能方法装置

[发明专利]分栅式存储器制造方法以及分栅式存储器-CN201110103156.9有效
发明人：李冰寒;孔蔚然;江红 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-04-25 - 公布日： 2011-10-19 - 主分类号： H01L21/8247 文献下载
摘要：本发明提供了一种分栅式存储器制造方法以及分栅式存储器。根据本发明的分栅式存储器制造方法包括：光刻步骤，用于定义浅沟槽隔离区域；浅沟槽隔离区域刻蚀步骤，其中降低了分栅式存储器的单元阵列的字线区域的浅沟槽隔离的高度；阻挡层去除步骤，用于去除未被光阻覆盖的区域上的阻挡层；浮栅多晶硅刻蚀步骤，用于对未被光阻覆盖的浮栅多晶硅进行刻蚀；以及浮栅和字线刻蚀步骤，用于刻蚀浮栅和字线。根据本发明的分栅式存储器制造方法所制造而成的分栅式存储器单元的浮栅顶端的高度降低，浮栅和字线之间的电容也就减小，而浮栅FG和选择线路之间的电容保持不变，因此电容耦合率也相应减小，这有助于提高编程的效率，
分栅式存储器制造方法以及

[发明专利]存储器、存储器的制造方法以及操作方法-CN202011164339.7在审
发明人：于涛 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-10-27 - 公布日： 2021-01-05 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供一种存储器、存储器的制造方法以及操作方法，所述存储器包括，形成在半导体衬底上的第一浮栅结构、第二浮栅结构和擦除栅，所述擦除栅位于所述第一浮栅结构和所述第二浮栅结构之间；形成在所述半导体衬底上的第一氧化层和第二氧化层通过在第一浮栅结构和第二浮栅结构之间形成所述擦除栅，在对所述存储器进行擦除操作时，可以在所述擦除栅上施加擦除电压，在第一字线和第二字线上施加零电压，由此，在对存储器进行擦除操作时，可以使电子自所述第一浮栅结构流向所述擦除栅或者自所述第二浮栅结构流向所述擦除栅，从而可以减少第一氧化层和第二氧化层的电场强度，进而提高存储器的耐久性。
存储器制造方法以及操作方法

[发明专利]具有平顶浮栅结构的存储器单元-CN201880084766.9在审
发明人： J·沃尔斯;M·海玛斯;S·达里亚纳尼 -专利权人：微芯片技术股份有限公司
申请日： 2018-12-19 - 公布日： 2020-08-14 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种存储器单元，例如闪存存储器单元，该存储器单元包括衬底、形成在衬底上方的平顶浮栅以及形成在平顶浮栅上方的平顶氧化物区域。平顶浮栅可具有侧壁，该侧壁具有在浮栅的顶角处限定锐角的大致凹形形状，这可改善存储器单元的编程或擦除效率。平顶浮栅和覆盖氧化物区域可在没有形成常规“足球氧化物”的浮栅热氧化的情况下形成。字线和单独的擦除栅可以形成在浮栅和氧化物区域上方。擦除栅与浮栅的重叠距离可显著大于字线与浮栅的重叠距离，这可以允许与浮栅耦合的编程和擦除独立进行优化。
具有平顶结构存储器单元

[发明专利]一种集成电路芯片及其制造方法-CN201310472506.8在审
发明人：刘磊;龚轶;刘伟;尹海洲 -专利权人：苏州东微半导体有限公司
申请日： 2013-10-11 - 公布日： 2015-04-29 - 主分类号： H01L27/105 文献下载
摘要：本发明揭示了一种集成电路芯片及其制造方法，包括一个半导体衬底；在所述半导体衬底上形成的半浮栅存储器阵列和非易失性存储器阵列；用于连接所述半浮栅存储器阵列和所述非易失性存储器阵列的第一输入输出端和第二输入输出端本发明将半浮栅存储器阵列和非易失性存储器阵列集成在同一芯片上，将半浮栅存储器阵列作为非易失性存储器阵列的缓存，可以加快非易失性存储器阵列的存储速度，实现大容量、高速度的程式和数据存储与操作。
一种集成电路芯片及其制造方法

[发明专利]存储器及其形成方法-CN202010403424.8有效
发明人：王旭峰;于涛;李冰寒 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-05-13 - 公布日： 2023-04-25 - 主分类号： H10B41/30 文献下载
摘要：一种存储器及其形成方法，存储器包括：基底，所述基底包括擦除区和浮栅区，所述浮栅区与所述擦除区邻接，且所述浮栅区分别位于所述擦除区两侧；位于所述浮栅区上的浮栅极结构；位于所述浮栅极结构上的控制栅结构；位于所述擦除区和浮栅区两侧的基底上的字线栅结构，所述字线栅结构与部分控制栅结构相接触，且所述浮栅极结构和所述字线栅结构之间具有第一侧墙。所述存储器的性能较好。
存储器及其形成方法

[发明专利]浮栅存储器及其制备方法-CN202111349510.6在审
发明人：朱宝;尹睿;张卫 -专利权人：上海集成电路制造创新中心有限公司
申请日： 2021-11-15 - 公布日： 2022-02-18 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供了一种浮栅存储器，包括衬底、绝缘介质层、栅极、阻挡层、栅极接触材料层、浮栅层、隧穿层、沟道层、隔离绝缘介质层、源极和漏极，在所述沟道层背向所述隧穿层的一面的部分形成隔离绝缘介质层，避免了所述沟道层被空气氧化，进而提升了所述浮栅存储器的可靠性，所述阻挡层、所述浮栅层、所述隧穿层、所述沟道层和所述隔离绝缘介质层的材料为二维材料，能够利用二维材料无悬挂键的优势，减小界面缺陷，降低了所述浮栅存储器的阈值电压，进而降低所述浮栅存储器的功耗，所述沟道层的材料为二维材料有助于所述沟道层中的电荷被所述浮栅层所俘获，进而提升了所述浮栅存储器的擦写速度。本发明还提供了所述浮栅失存储器的制备方法。
存储器及其制备方法

[发明专利]快闪存储器的制作方法及其结构-CN201510690574.0在审
发明人：于涛 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-10-22 - 公布日： 2016-01-13 - 主分类号： H01L21/8247 文献下载
摘要：本发明提供一种快闪存储器及其制作方法，所述利用倒“T”字型的浮栅与覆盖所述倒“T”字型浮栅的顶部和侧壁的控制栅，增大了浮栅与控制栅之间的耦合面积，提高了快闪存储器的耦合率，降低了快闪存储器的工作电压，提高了快闪存储器的编程及擦除的速率以及功耗
闪存制作方法及其结构

[发明专利]栅控二极管半导体存储器器件的制备方法-CN201210001549.3有效
发明人：王鹏飞;曹成伟;孙清清;张卫 -专利权人：复旦大学
申请日： 2012-01-05 - 公布日： 2012-07-04 - 主分类号： H01L21/8254 文献下载
摘要：本发明属于半导体存储器器件制造技术领域，具体公开了一种栅控二极管半导体存储器器件的制备方法。本发明中，当浮栅电压较高时，浮栅下面的沟道是n型，器件就是简单的栅控pn结结构；通过背栅控制ZnO薄膜的有效n型浓度，通过浮栅实现将n型ZnO反型为p型，又用NiO作为p型半导体，形成n-p-n-p的掺杂结构浮栅内的电荷多少又决定了这个器件的阈值电压，从而实现了存储器的功能。本发明工艺过程简单、制造成本低，所制造的存储器器件具有大驱动电流、小亚阈值摆幅的优点，特别适用于基于柔性衬底的存储器器件以及平板显示、浮栅存储器等器件的制造中。
二极管半导体存储器器件制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top